Linearization of CMOS CCCII with optimal design via geometric programming

Conference proceedings article

ผู้เขียน/บรรณาธิการ

กลุ่มสาขาการวิจัยเชิงกลยุทธ์

ไม่พบข้อมูลที่เกี่ยวข้อง

รายละเอียดสำหรับงานพิมพ์

รายชื่อผู้แต่ง: Chaisricharoen R., Chipipop B., Chamnongthai K., Higuchi K., Sirinaovakul B.

ผู้เผยแพร่: Hindawi

ปีที่เผยแพร่ (ค.ศ.): 2009

หน้าแรก: 1492

หน้าสุดท้าย: 1497

จำนวนหน้า: 6

ISBN: 9784907764333

eISSN: 1745-4557

URL: https://www.scopus.com/inward/record.uri?eid=2-s2.0-77951106776&partnerID=40&md5=4189e6a1997fd1212ead4b020f1a1fb4

ภาษา: English-Great Britain (EN-GB)

บทคัดย่อ

The mixed translinear loop, serving as the input stage of a CMOS CCCII, is analyzed in large signal method to examine the linearity condition, which is simply the matching between NMOS and PMOS loop components. Example configurations, providing linear and nonlinear V-I characteristic of input voltage and current, are simulated in the HSPICE based on the AMS's 0.35μ CMOS process. The results verify the necessity of matching condition in designing a linear CMOS CCCII. To obtain an optimized design, the geometric programming is utilized based on attained perceptions. A sample requirement, also based on the AMS's 0.35μ CMOS process, is globally optimized. The obtained solution is simulated in the HSPICE to verify the performances, which are satisfying the requirement quite well. © 2009 SICE.

คำสำคัญ

Geometric programming, Linear