PLDs implementation of islanding detection for grid connected inverter

Conference proceedings article

ผู้เขียน/บรรณาธิการ

กลุ่มสาขาการวิจัยเชิงกลยุทธ์

ไม่พบข้อมูลที่เกี่ยวข้อง

รายละเอียดสำหรับงานพิมพ์

รายชื่อผู้แต่ง: Tunlasakun K., Kirtikara K., Thepa S., Monyakul V.

ผู้เผยแพร่: Hindawi

ปีที่เผยแพร่ (ค.ศ.): 2008

หน้าแรก: 1499

หน้าสุดท้าย: 1502

จำนวนหน้า: 4

ISBN: 9788995003893

นอก: 0146-9428

eISSN: 1745-4557

URL: https://www.scopus.com/inward/record.uri?eid=2-s2.0-58149091692&doi=10.1109%2fICCAS.2008.4694380&partnerID=40&md5=4f2ad294cf75f366725d795800940e59

ภาษา: English-Great Britain (EN-GB)

ดูบนเว็บไซต์ของสำนักพิมพ์

บทคัดย่อ

This paper presents the programmable logic devices implementation of islanding detection for grid connected inverter with under/over voltage and under/over frequency islanding detection algorithms. The design are based on the field programmable gate array (FPGA) and the complex programmable logic device (CPLD). The logic circuits inside PLDs chip are design, implementation, testing and debugging by software development without hardware modification. The prototypes of PLDs for islanding detection are monitor the grid voltage and grid frequency at the point of common coupling (PCC) between the grid connected inverter, the local load and the distribution transformer and processed the value of voltage and frequency for turned on - off relay between grid connected inverter and utility grid. The results of study, the prototypes can turn off relay when the voltage is change under 200V or over 240V and frequency is change under 48Hz or over 52Hz. The FPGA-based is operated faster and high capacity than CPLD-based but the cost of design is higher.

คำสำคัญ

CPLD, PLD